# 採用增強型矽基氮化鎵功率 場效應電晶體 (eGaN<sup>®</sup> FET)



#### Johan Strydom、David Reusch、Steve Colino及Alana Nakata

宜普電源轉換公司(EPC)的增強型氮化 鎵(GaN)功率電晶體具備超快速開關 特性,在性能方面的改進是矽基功率 MOSFET所無法實現的。高效氮化鎵 元件有利於標準功率轉換器的拓撲並 增強其性能至目前採用MOSFET的設 計所不可能達到的水平,在提高轉換 器的效率之同時也能夠維持轉換器的 設計的簡潔性。

使用氮化鎵場效應電晶體(eGaNFET) 與使用先進功率MOSFET是非常相似 的。但是,由於氮化鎵元件具備明顯 更高的性能,因此我們需要考慮額外 的設計和測試因素,從而確保元件可 以高效及可靠地工作。

爲了幫助用戶容易從功率MOSFET轉用 新一代的電源管理元件,本應用筆記將 闡述增强型氮化鎵元件的一般工作原 理、閘極驅動器技術、電路的佈局、散 熱管理技術和測試產品時所需要考慮 的各項因素。

## 氮化鎵場效應電晶 體和矽基氮化鎵技 術的一般說明

## 結構

要實現一個元件的成本 效益可以從使用目前的 生產基礎設施及使用 較少生產步驟的製程開 始。我們在較低成本的 低分辨率CMOS代工廠 生產氮化鎵場效應電晶 體(eGaN FET)。宜普 電源轉換公司的產品的

製程始於在矽晶圓上增加一層非常薄 的氮化鋁(AlN)層,從而把元件的結構 和基板隔離。在這層上面增加一層具有 非常高阻抗性的氮化鎵層,我們就是在 這氮化鎵層上構建氮化鎵電晶體。再在 氮化鎵層上增加一層氮化鎵鋁(AlGaN) 層,它會對氮化鎵層產生擠壓。由於氮 化鎵具備壓電特性,因此被擠壓時會將 電子吸附到氮化鎵的表面。集中在一起 的電子被稱爲二維電子氣(2DEG)。進 一步的製程是在閘極下方形成一個耗 盡區域,然後增加數層金屬層,從而將 —閘極、汲極和源極連接起 三個端子– 來。圖1展示了氮化鎵元件的結構的截 面圖。這種結構被重複多次而構建成 一個功率元件。結果是爲功率開關提 供了一個簡單易用、精巧及具備成本效 益的解決方案。除了一些差異外,氮化





圖 2: 電阻與崩潰電壓的關係。

鎵元件的行爲與矽MOSFET相似,我們 將稍後討論這些差異。

要構建一個較高壓的元件,需要增加 汲極和閘極之間的距離。由於二維電子 氣的阻抗性很低,因此與矽元件相比, 增加阻斷電壓能力對阻抗的影響要小 很多。圖2顯示了氮化鎵、碳化矽和矽 元件的導通電阻和阻斷電壓的折衷。矽 MOSFET技術在經歷了30年的發展後 已經接近它的理論極限,其進程減慢至 放很高的開發成本。反觀年輕的氮化鎵 技術,從宜普電源轉換公司推出的第一 代至第四代eGaN FET可以看到,這種 技術的發展非常迅速。

## 工作原理

宜普電源轉換公司的eGaN FET的行爲 與矽功率MOSFET非常相似。在閘極上 施加一個相對於源極的正向偏置會產生 一個吸附電子的場效應,從而在汲極與 源極之間構成一個雙向的通道。當從閘 極除去偏置時,閘極下方的電子將擴散 進氮化鎵層,從而重新構成一個耗盡區 域,使元件再次具備阻斷電壓的能力。 圖3和圖4分別顯示了EPC2001的轉換 特性顯示出隨V<sub>GS</sub>變化的電流能力。 這是與MOSFET非常相似的地方,除了 具備相同R<sub>DS(on)</sub>的氮化鎵場效應電晶





圖3:EPC2001的轉換特性曲綫。

圖4:EPC2001在不同電流下R<sub>DS(on)</sub>與V<sub>GS</sub>的關係。

體的跨導(di<sub>d</sub>/dv<sub>gs</sub>)高出很多外。R<sub>DS(on)</sub> 與V<sub>GS</sub>的關係曲綫表明,當V<sub>GS</sub>在4 V以上 時,R<sub>DS(on)</sub>的變化不大,即是該曲綫變 得相當平坦。

## 汲極至源極的最大額**定電**壓

汲極至源極的最大崩潰電壓(BV<sub>DSS</sub>)可以 在宜普電源轉換公司的氮化鎵電晶體數 據表內找到。

當具備電感性的負載在開關時,必需 留意這類負載有可能因爲具備電感 性 "kickback" 而使汲極電壓超過最 大的額定值。這種現象將引致汲極電壓 增加至超過崩潰電壓及從元件的電感 器散熱。宜普電源轉換公司的氮化鎵電 晶體的額定值不是針對雪崩模式操作, 但在5 ms或以下的周期、10,000次循環 下,氮化鎵元件的過衝是元件的BV<sub>DSS</sub> 的20%。如果元件被置於較高壓或更多 次重複循環條件下,就必需使用合適的 有源或無源鉗位/緩衝器來限制Vps上升 至一個安全的水平。另外,必需使用合 適的佈局技術來限制電路的寄生電感, 從而限制系統中所含有的雜散電感性 能量。

## 閘極驅動器

氮化鎵場效應電晶體與矽元件不同的是它具 備明顯更快速的開關特性,從而對閘極驅動 器、佈局和散熱管理的要求有所不同,而這 些因素都相互影響。

## 不要超過閘極驅動器的最大額 定值

從圖4可以看到,要全面增强元件的通 道,在閘極和源極之間可以施加4 V或以 上的電壓,同時在閘極至源極電壓的絕 對最大值爲6 V。與功率MOSFET一樣, 等效的閘極電路具備低閘極電阻和小 閘極電容(如圖5所示)。如果使用半橋 配置,要注意不要讓閘極發生過壓或欠

## dv/dt抗擾度

在硬開關和軟開關的應用中,在關斷狀 態的元件的汲極有可能產生很高的正壓 轉換速率 (dv/dt),元件的各個電容會 被快速充電,如圖6所示。當發生dv/dt 的情况時,汲極至源極電容(C<sub>DS</sub>)會被充 電。同時,串聯的閘極至汲極(C<sub>GD</sub>)和閘 極至源極(C<sub>GS</sub>)的電容也會被充電。如果 不解决這個問題,經過C<sub>GD</sub>電容的電流將 流過C<sub>GS</sub>,並在超過V<sub>TH</sub>電壓時對C<sub>GS</sub>充 電,使元件發生導通。這種事件有時被 稱爲米勒導通,MOSFET用戶很清楚知 道這會引致很大的耗損。





圖6:在關斷時,發生dv/dt的情况時對元件的影響,以及爲了避免由米勒所引致的擊穿(shoot-through)的要求。

爲了確定一個功率元件是否容易發生 dv/dt的情况,我們需要評估作爲汲極至 源極電壓函數的米勒電荷比(Q<sub>GD</sub>/Q<sub>GS1</sub>) 。小於1的米勒比理論上可以確保元件 具備dv/dt抗擾能力[1]。從圖7我們可以 看到,最新一代的氮化鎵場效應電晶體 具備大幅减小了的米勒比,至少减小了 兩倍,因此整個產品綫的米勒比在一半 額定電壓時都是小於1。圖7中的三角形 點顯示出目前矽MOSFET的米勒比,它 們大致上都要比氮化鎵元件的米勒比高 出很多。

## di/dt抗擾度

如圖8所示,當處於關斷狀態的元件的上升 電流在共源電感(CSI)會產生一個電壓階數。 這種正向電壓階數會在C<sub>GS</sub>產生反向電壓。 如果電流正在上升,這將導致閘極電壓變成 一個負電壓。如果處於關斷狀態的閘極迴路 LCR諧振電路的阻尼 (damping) 並不足够, 這個在閘極上初步形成的負電壓階數將引致 正向振鈴現象並導致不想發生的導通和擊 穿,如圖9所示。

如果阻尼足够, 閘極關斷迴路有可能避 免這類di/dt導通, 雖然最好有一定程度 的欠激, 就像之前所提及的dv/dt抗擾 度那樣。然而, 透過增加閘極下拉電阻 來增加閘極關斷電源迴路阻尼可能會對 dv/dt抗擾性產生負面的影響。因此, 如 果我們只是對具備臨界米勒電荷比的元 件調整閘極電阻, 這樣可能不足以避免 di/dt和/或dv/dt導通。

更好的解決方案是透過改進封裝和元件的佈局來減小CSI。方法是將閘極迴路和電源迴路分開並盡可能靠近氮化鎵元件,同時把GaN元件的內部電源電感減至最低,而兩種迴路都具有這種電感。

要獲得更多關於電感對電路特性的影響 的資訊,請參看「寄生電感對元件性能 的影響」的文章。



圖7:當元件的汲極至源極額定電壓是一半時,第二及第四代eGaN FET與 先進矽MOSFET的米勒比的比較。



圖8:具有CSI並處於關斷狀態的元件的positive di/dt的影響。



圖9:使用欠阻尼 (under-damped) 的閘極關斷電源迴路、處於關斷 狀態的元件並由di/dt所引致的導通 (擊穿) 情况。

## 應用筆記:AN003

### 下面是我們建議針對宜普公司的氮化鎵電晶 體的閘極驅動器的主要特性。要控制器與氮 化鎵場效應電晶體互相配合,它的驅動器也 需要具備以下的特性:

- 接地反彈抗擾性能:閘極驅動器的設計應 該假設驅動器接地和控制器接地可以顯著 不同,而輸入邏輯引脚必需在邏輯狀態下 不受由噪聲引致的變化所影響。
- 針對高側驅動器的高dv/dt抗擾度:用來將 控制邏輯信號傳送到浮動高側元件的邏輯 隔離器或電平移位器需要對高dv/dt上升和 下降時間具備抗擾能力,從而不會改變邏 輯狀態。在100 V或以下,元件具備50 V/ns 的抗擾性能應該是足够的,而在較高電壓 下,元件需要具備較高的dv/dt抗擾特性。
- 具備低電感的表面貼裝封裝和最佳的pinout:閘極驅動器需要靠近高速氮化鎵元件 並互相連接,從而把互連阻抗降至最低。 這需要與氮化鎵電晶體配合的pin-out和 封裝。與傳統使用焊綫接合的封裝相比, 我們推薦使用倒裝晶片的WLCSP封裝或 DFN/QFN封裝。與氮化鎵電晶體配合的 pin-out把VBS/HG/VSW相互放置在旁邊。



- 閘極驅動强度:對於作一般用途的氮化鎵 驅動器,驅動器的速度需要與被驅動的 元件的尺寸和速度配合。這種靈活性的要 求需要一個具備低阻抗的閘極驅動器並 配合可選的外部電阻。我們推薦的閘極驅 動强度是具備1Ω至3Ω的上拉/下拉阻抗。 如果阻抗高於這個範圍的話,元件的速度 會變得太慢(或限於在較低功率的應用); 如果阻抗比這個範圍低出很多的話,有可 能出現振鈴的問題——特別是當元件使用 具備高電感和焊綫接合式的封裝時。
- 調整閘極驅動的電源電壓:低側驅動器和 尤其是高側驅動器必需調整閘極驅動的 電源電壓以避免在電晶體管的閘極上發

共源電感(L<sub>s</sub>)已經被表明爲影響元件性能的 關鍵參數,因爲它直接影響元件的驅動速 度([2]-[4])。共源電感主要受元件的封裝 電感所控制,而不同的封裝具有不同的電感 ([5]、[6])。eGaN FET所使用的LGA封裝( 如圖11b所示)具有低共源電感,從而可以減 少損耗,如圖11a所示。

高頻迴路電感(L<sub>LOOP</sub>)影響開關轉換時間和 元件的汲極至源極的峰值電壓。印刷電路板 的佈局和元件封裝的電感控制了高頻迴路電 感。如果在應用中使用具備低封裝寄生電感

#### 採用增強型矽基氮化鎵功率場效應電晶體

生過壓的情况。閘極驅動的最大值應該 是5 V±0.5 V,而我們推薦5 V±0.25 V。

- 死區時間:把死區時間減至最短可以減低 '體二極體' 正向電壓的損耗。死區時間最好在20 ns或以下。要獲得更多關於 eGaN FET的死區時間的管理資訊,請參 看「最佳死區時間以取得最佳效率」的文 章。
- 元件工作在高頻下:eGaN FET可以在10 MHz頻率以上開關。工作在高頻的最佳閘 極驅動器需要具備最短的導通時間、接 地和高側電源之間具備最小的內部電容, 以及具備最小的反向恢復的自舉電源,例 如使用一個外部的肖特基二極體。要獲得 更多關於驅動器對元件在高頻工作時的 影響,請參看「在高頻工作的硬開關轉換 器」的文章。

更詳細的討論請參看「eGaN<sup>®</sup>FET 的驅動 器及佈局的考慮因素」的文章。與增强型 氮化鎵元件兼容的IC的列表,請瀏覽我們 的網站,網址是www.epc-co.com/epc/ Products/eGaNDrivers.aspx。

的元件,例如採用LGA封裝的eGaN FET,印 刷電路板的佈局將成爲影響高頻迴路電感的 主要因素([7]-[10])。

由於eGaN FET大幅降低來自封裝的電感, 因此可以把CSI降至最低而它不再是構成寄 生損耗的主要因素。由印刷電路板的佈局所 控制的高頻迴路電感則成爲構成寄生損耗 的主要因素,使得採用eGaN FET的印刷電 路板的佈局對元件在高頻時的性能的影響 至關重要。



圖11:a)寄生電感對功率損耗的影響(V<sub>IN</sub>=12V、V<sub>OUT</sub>=1.2V、I<sub>OUT</sub>=20A、F<sub>SW</sub>= 1MHz)上面開關元件: EPC2015、同步整流器 EPC2015。b)使用LGA封裝的eGaN FET。



圖10:具有寄生電感的同步降壓轉換器。

## 佈局的考慮因素

由於宜普電源轉換公司的氮化鎵電晶體具備 快速開關和大電流承載能力的特性,因此在 設計印刷電路板並使用這些元件時需要考 慮一些額外的因素。讓我們看看一個降壓轉 換器的例子來說明一下。

在一個實際的降壓轉換器中,有兩種主要的 寄生電感會對轉換器的性能構成重大的影響 (如圖10所示):

- 1.共源電感 (Common Source Inductance - L<sub>s</sub>) 是指汲極至源極電流路徑和閘極驅 動迴路重叠所產生的電感。
- 2.高頻迴路電感(L<sub>LOOP</sub>)是一種功率轉換迴路電感,它由多種寄生電感組成,包括來自輸入電容的正極並經過頂部元件、同步整流器、接地迴路和輸入電容。

#### eGaN FET使用最佳佈局以減小寄生電感

爲了使eGaN FET具備高速開關的特 性,它們採用LGA封裝,這種封裝不只 是具備較低內部電感,而且能够幫助 用戶設計具備超低電感的電路板。針對 eGaN FET我們推薦的最佳佈局非常優 越,包括可實現減小了的迴路面積、自 動抵消電場、不受電路板的厚度所影響 的電感、單面印刷電路板設計,以及高 效多層結構。這種設計將第一層內層用 作大電流迴路路徑,如圖12b所示。這 個迴路路徑位於頂層的功率廻路的下 方,如圖12a所示,從而可以使用最小 的迴路面積並具備自動抵消電場特性。 圖12c的側視圖所展示出的概念是在使 用多層結構的印刷電路板上構建出纖 薄型的自動抵消迴路。

改善了的佈局把輸入電容靠近上方的 元件,而正輸入電壓端子則處於上方的 eGaN FET的汲極連接的旁邊。eGaN FET處於與橫向及垂直功率迴路案例的 相同位置。在兩個eGaN FET之間是一 連串交錯式開關節點和接地過孔,它們 的排列方式與用作同步整流器的eGaN FET的LGA脚片匹配。交錯式的開關節 點和接地過孔重複地排列在同步整流器 的底部。

這些交錯式過孔提供了三大優勢:

1) 位於兩個eGaN FET之間的一組過 孔,可以縮短高頻廻路電感路徑,從而 實現較低的寄生電感。

2) 位於同步整流器eGaN FET的下方有 一組過孔旨在提供額外過孔,使同步整 流器eGaN FET可以降低電阻及導通損 耗。

3)另外的交錯式的過孔組具有反向電流,減低渦流及近接效應,並且降低交流的導通損耗。

#### 散熱考慮

具備高功率密度的元件必需不只是因 爲能够產生更少的熱量而變得高效,而 是可以實現優越的導熱性能。封裝的散 熱效率可以從比較R<sub>θJC</sub>和R<sub>θJB</sub>這兩個參 數來確定,該參數並與封裝面積作出比 較。R<sub>θJC</sub>是從結點至外殼的熱阻值,這 是從eGaN FET的有源部份至矽基板的 頂部(包括側邊)的熱阻值。R<sub>θJB</sub>是結點至 電路板的熱阻值,這是從eGaN FET的有 源部份至印刷電路板的熱阻值。對於這 個路徑來說,熱量必需通過錫條散至電 路板的銅綫。表1比較了數個受歡迎的 表面貼裝MOSFET封裝和兩個受歡迎的 eGaN FET封裝的散熱特性。



圖12:我們推薦採用eGaN FET的最佳電源廻路 a) 頂視圖 b) 第一層內層的頂視圖 c) 側視圖。

圖13顯示了表1所列出的每種封裝的結 點至電路板的熱阻值(R<sub>θJB</sub>)。紅色方型 點代表MOSFET封裝的熱阻值,藍色圓 點代表eGaN FET封裝的熱阻值。我們 可以看到,大多數的封裝範例都落在單 條趨勢綫上,這表明熱阻主要取決於 封裝尺寸而不是封裝技術。相反地,圖 14顯示了從結點至外殼的熱阻值(R<sub>θJC</sub>) 。與Blade封裝或eGaN FET封裝相 比,CanPAK和用雙面散熱方式的SO8 封裝從封裝頂部散熱的效率都低很多。 當標準化至相同面積後,eGaN FET的電 阻值要比Blade[11]還要低出30%以上。 因此,eGaN FET的雙面散熱封裝成爲 最高效的散熱封裝,而且最適合用於高 功率密度的電源設計。

元件封裝	R <sub>θJC</sub> (°C/W)	R <sub>θJB</sub> (°C/W)	面積 (mm²)
Blade [11]	1	1.6	10.2
CanPAK S [12]	2.9	1	18.2
CanPAK M [13]	1.4	1	30.9
S308 [14]	-	1.8	10.9
S308 Dual Cool [15]	3.5	2.7	10.9
Super S08 [16]	20	0.9	30.0
Super SO8 Dual Cool [17]	1.2	1.1	30.0
EPC2001 eGaN FET [18]	1.0	2.0	6.7
EPC2021 eGaN FET [19]	0.5	1.4	13.9

表1:封裝面積與 $R_{\theta,IC}$ 、 $R_{\theta,IB}$ 熱阻值的比較。



圖13:從表1所列出的不同封裝的結點至電路板的熱 阻值 (R<sub>0JB</sub>)。藍色圓點代表eGaN FET的熱阻 值。紅色方型點代表矽MOSFET的熱阻值。

宜普電源轉換公司的氮化鎵電晶體的 另外一個優勢是在兩個散熱路徑都可 以改善熱阻,如圖15所示。首先,通過 額外的散熱過孔可以減小電路板至環 境的熱阻,但連接內部和外部銅層的散 熱過孔是以橫向方式散熱。此外,可以 利用以下兩種方法減小散熱接面材料 (TIM)的阻抗:

- 減小元件至散熱器接面的厚度:一般 來說除了散熱接面材料外,在散熱 器和元件之間還要同時使用某種墊 片,因爲焊接散熱器時的力度不能 按壓到元件,以免元件發生破裂的 情况。這種墊片形成了散熱器和氮 化鎵元件之間所需要的最短距離。
- 使用散熱接面材料包圍整個元件而 不只是它的頂部(外殼):這樣可以 減小熱阻,因爲元件周邊的總面積 比它的頂部面積還要大,如圖16所 示。

使用雙面散熱方式、强制空氣散熱和使 用獨特的印刷電路板材料,例如DBC( 直接結合的銅金屬) [20]或絕緣金屬基 板 (IMS)都有可能進一步改善元件的散 熱性能。



圖14:從表1所列出的不同封裝的結點至外殼的熱阻 值 (R<sub>0JC</sub>)。藍色圓點代表eGaN FET的熱阻值。 紅色方型點代表矽MOSFET的熱阻值。



圖15:表面貼裝在印刷電路板上、用LGA封裝的氮化鎵電晶體的雙面散熱 示意圖展示出頂部散熱器及散熱過孔,熱量經電路板散出。



Perimeter of die adds additional surface area

Part Number	Die Area (mm²)	Perimeter Area (mm²)
EPC2001 EPC2015	6.70	7.86
EPC2007 EPC2014	1.85	3.82
EPC2010	5.80	7.10
EPC2012	1.57	3.60

圖16: 用LGA封裝的氮化鎵電晶體的晶片面積及晶片的周邊面積。

## 使用设备模型模拟电路动作

雖然增强型元件的工作原理與矽 MOSFET非常相似,但是我們不能使用 基於物理特性的傳統MOSFET模型來構 建氮化鎵元件模型,因爲氮化鎵電晶體 的物理特性與MOSFET的分別很大。宜 普電源轉換公司開發的增强型氮化鎵電晶 體的模型[21]混合了物理特性和現象 學功能,構建出緊凑型的spice模型,它 具備可接受的模擬和聚合特性,其傳導 和臨界參數已包括溫度的影響。圖17展 示了增强型氮化鎵電晶體的基本等效電 路。主要元素包括由電壓控制的電流電 源 $I_{D}$ 、電容 $C_{GD}$ 、 $C_{GS}$ 和 $C_{DS}$ ,以及終端電 阻 $R_s$ 、 $R_{D}$ 和 $R_c$ 。

爲了演示元件模型和電路的考慮因素, 我們搭建並測試了一種簡單的電路來對 元件的性能與模型所預測的性能作出比 較(見圖18)。

電路中包含一個電壓電源,它使用一 個10 kΩ電阻對一個13μF的電容充 電。該電阻將電壓電源和測試元件隔 離。氮化鎵電晶體由一個5 V脉衝進行 驅動,電容則通過一個0.8 Ω的電阻和 具有0.1 Ω的雜散電阻的元件進行放 電。比較演示電路的不同模擬結果表 明與測量值合理地相對應。雖然不是 完美,高精度的模型複製了過衝和振 鈴現象。圖19顯示了叠加閘極和汲極 電壓與測量電路和模擬電路的時間的 關係。

宜普電源轉換公司開發的模型準確地 複製了元件工作時電路的基本反應。該 些元件模型可以在網站下載,網址是 www.epc-co.com/epc/DesignSupport/ DeviceModels.aspx)。

#### 曲綫追蹤儀和自動測試的考慮因素

宜普電源轉換公司的增强型氮化鎵 電晶體的行爲一般很像N通道功率 MOSFET。用於N通道功率MOSFET的 常用曲綫追蹤儀、參數分析儀及自動 化分立式元件的參數測試儀都可以用 來找出氮化鎵電晶體的特性。下面是針 對表徵DC參數的通用指南,它使用了 Tektronix 576曲綫追蹤儀、Keithley 238參數分析儀或TESEC 881-TT/A分 立式元件測試系統。







圖18:基本演示電路的原理圖。



圖19:模擬與測量所得的演示電路的比較。

注意:氮化鎵電晶體易受靜態參數影 響。氮化鎵電晶體具有很小的電容和 低的最大閘極電壓。必須使用腕帶、 接地墊和其他ESD預防措施,從而避 免超過元件的最大額定值。

# 測量V<sub>TH</sub> 值

V<sub>TH</sub>值是指閘極至源極的電壓(V<sub>DS</sub> = V<sub>GS</sub>) ,它產生數據手册上所刊載的特定汲極 電流。該測試通常是在汲極和閘極短路 時進行。

#### 進行V<sub>TH</sub>曲綫追蹤儀測試要注意的事 項:

如果在測量V<sub>TH</sub>期間的閘極沒有串聯 電阻(R<sub>G</sub>),你可能會在閘極上看到振 蕩現象,從而形成圖20所示的那種典 型S曲綫。振蕩電壓有可能變成比輸 入電壓高出很多倍。這些振蕩現象可 以破壞或毀掉元件。

## 測量I<sub>GSS</sub> 值

I<sub>GSS</sub>值代表汲極短路至源極時,閘極至源 極的漏電流。閘極上的正向電壓不要超 過6V,或者負向電壓不要超過4V,因爲 這是元件的閘極的最大額定值。爲了精 確地測量出I<sub>GSS</sub>值,在汲極和源極之間具 有非常低的短路阻抗是非常重要的。我 們不建議利用自動測試儀對I<sub>GSS</sub>進行測 試時使用Autorange的功能,例如使用 TESEC 881-TT/A,因爲在測試期間改變 範圍可能導致峰值電壓,從而有可能毀 掉閘極。

# 測量R<sub>DS(on)</sub>值

R<sub>DS(on</sub>)是指V<sub>GS</sub>為5V時汲極至源極的阻抗。由於R<sub>DS(on</sub>)易受溫度影響,因此在 測試時必需把結點的熱量減至最小。所 以我們通常使用汲極脉衝的測試方法 來測量出R<sub>DS(on</sub>)值。精確的R<sub>DS(on</sub>)測量 需要在汲極和源極使用Kelvin Sense。 檢測點的位置對R<sub>DS(on</sub>)的讀數的影響 很大。我們不建議利用自動測試儀對 R<sub>DS(on</sub>)進行測試時使用Autorange的功 能,例如使用 TESEC 881-TT/A,因爲在 測試期間改變範圍可能導致峰值電壓, 從而可能毀掉閘極。



圖20:100 VeGaN FET在使用閘極電容和沒有使用閘極電容時的V<sub>TH</sub>曲綫的比較。

## 我們不建議在裸片上使用探針測量 R<sub>DS(on)</sub>。如果在探針/焊球接觸點具有太 高的電流密度,可能會破壞元件。

## 測量I<sub>DSS</sub>/BV<sub>DSS</sub>值

BV<sub>DSS</sub>是V<sub>GS</sub> = 0V時元件的額定電 壓。I<sub>DSS</sub>是在特定的汲極至源極電壓的 汲極電流,相等於或低於元件在V=0V時 的額定電壓。宜普公司的氮化鎵元件的 真正擊穿電壓通常遠高於元件的最大 汲極至源極的額定電壓值。所以最好不 要對元件進行BV<sub>DSS</sub>測試,因爲會超過 BV<sub>DSS</sub>的最大額定值。如果超過了最大 額定值,元件的R<sub>DS(on</sub>)會劣化。此外,很 重要的是要將閘極和源極短路以避免 閘極相對於源極懸浮而使元件意外地導 通。如果在I<sub>DSS</sub>測試過程中發生這種情 况,有可能破壞元件。

就像與測量I<sub>GSS</sub>和R<sub>DS(on)</sub>一樣,我們不 建議利用自動測試儀對I<sub>DSS</sub>進行測試 時使用Autorange的功能,例如使用 TESEC 881-TT/A,因爲在測試期間改 變範圍可能導致峰值電壓,從而可能 毀掉閘極。也必需避免使用「Function BV<sub>DSS</sub>」,因爲在固定的汲極電流下,測 量所得的汲極至源極電壓有可能超過元 件的V<sub>DS</sub>的最大額定值。用戶在測量I<sub>DSS</sub> 時應首先確定以上提及的電壓測試裝置 沒有峰值。我們建議使用受控的斜波電 壓來避免發生電壓過衝。 很重要的是將閘極和源極短路,以避免 閘極相對於源極懸浮,從而使元件意外 地發生導通的情况。如果在測試I<sub>DSS</sub>過 程中發生這種情况,有可能破壞元件。 將閘極設定爲OV是不足够的,而閘極至 源極必需具有一個非常小的短路阻抗。

## 最後要注意的事項

一個元件如何可以簡單易用取決於用 戶的技巧、開發中的電路的困難程度、 新元件與用戶使用過的元件的差異,以 及有沒有可以幫助用戶使用新元件的工 具。

新一代增强型氮化鎵電晶體的行爲與現有 的功率MOSFET是非常相似的,只是前者的 速度更快,因此用戶可以憑著他們的設計經 驗利用氮化鎵元件設計出具備更高性能的 產品。與矽MOSFET相比,eGaN FET具備相 對地較高的頻率響應,不僅在性能上得以躍 升,它是用戶在設計電路佈局時的另一個可 考慮的高效元件。

另一方面,氮化鎵元件還具備多個特性 使得它比以前的矽元件更爲簡單易用。 舉例來說,它的臨界值電壓幾乎在寬闊 範圍的溫度下不會產生變化,而導通電 阻的溫度係數也要比矽元件低出很多。

列表2總結了矽功率MOSFET與EPC2001C氮 化鎵電晶體的基本特性的比較。

### 應用筆記:AN003

採用增強型矽基氮化鎵功率場效應電晶體

簡單易用的工具也可以使全新元件易於使 用。宜普電源轉換公司開發了全套元件模 型,可供用戶下載使用。這些模型相當可靠 地預測電路的性能,從而可以提高工程師的 生產力並可以快速地把產品推出市場。

我們的應用筆記和設計提示匯集了工程 師們多年以來的集體經驗和智慧。我們 的網上圖書庫收集了豐富的應用筆記、 白皮書及學術期刊。此外,「氮化鎵電 晶體-高效功率轉換元件」(第二版)現 已出版[22],它是一本對氮化鎵技術及 其應用作詳盡的闡釋及分析的教科書。

功率MOSFET還沒有出局,但它在性能 和成本方面的改進已經走到盡頭。在未 來的十年內,由於氮化鎵電晶體在性能 和成本方面極具優勢,因此它將成爲主 導技術,並且隨著我們進一步縮短氮化 鎵技術的學習曲綫,氮化鎵與MOSFET 技術的績效差距將逐漸擴大。

#### 參考資料:

[1] Wu, T. "Cdv/dt Induced Turn-On In Synchronous Buck Regulators", white paper, International Rectifier Corporation

[2] A. Elbanhawy, "Effects of parasitic inductances on switching performance," in Proc. PCIM Eur., May 2003, pp. 251–255.

[3] G. Nobauer, D. Ahlers, J. Sevillano-Ruiz, "A method to determine parasitic inductances in buck converter topologies," in Proc. PCIM Eur., May 2004, pp. 37–41.

[4] B. Yang, J. Zhang, "Effect and utilization of common source inductance in synchronous rectification," in Proc. IEEE APEC'05, Mar. 2005, vol. 3, pp. 1407–1411.

[5] M. Pavier, A. Woodworth, A. Sawle, R. Monteiro, C. Blake, and J. Chiu, "Understanding the effect of power MOSFET package parasitic on VRM circuit efficiency at frequencies above 1 MHz," in Proc. PCIM Eur., May 2003, pp. 279–284.

[6] D. Reusch, D. Gilham, Y. Su and F.C. Lee, "Gallium nitride based multi-megahertz high density 3D point of load module," APEC 2012. pp.38-45. Feb. 2012.

	典型100 V 功率 MOSFET	增强型氮化鎵電晶體 EPC2001C
最大閘極至源極電壓	±20 V	+6 V/-5 V
工作溫度	150°C	150°C
崩潰能量	ОК	沒有額定值
閘極臨界電壓	2-4 V	0.8-2.5 V
閘極至源極漏電流	數個 nA	數個 µA
閘極阻抗	數個Ω	0.3 Ω
開關電荷	高	很低
二極體反向恢復電荷	高	零
R <sub>DS(on)</sub> 125°C/25°C 的比值	2.2	1.65
V <sub>TH</sub> 125°C/25°C 的比值	0.66	0.95

表2:總結100 V 矽功率 MOSFET 與100 V eGaN FET的比較。

[7] T. Hashimoto, T. Kawashima, T. Uno, Y. Satou, N. Matsuura, "System in package with mounted capacitor for reduced parasitic inductance in voltage regulators," Applied Power Electronics Conference and Exposition, 2008. APEC 2008. Twenty-Third Annual IEEE, pp.187-191, 24-28 Feb. 2008.

[8] Y. Kawaguchi, T. Kawano, H. Takei, S. Ono, A. Nakagawa, "Multi Chip Module with Minimum Parasitic Inductance for New Generation Voltage Regulator," Power Semiconductor Devices and ICs, 2005.

[9] A. Ball, M. Lim, D. Gilham, F.C Lee, "System design of a 3D integrated non-isolated Point Of Load converter," Applied Power Electronics Conference and Exposition, 2008. Twenty-Third Annual IEEE, pp.181-186, 24-28 Feb. 2008.

[10] D. Reusch, F.C. Lee, Y. Su, D. Gilham, "Optimization of a High Density Gallium Nitride Based Non-Isolated Point of Load Module," Energy Conversion Congress and Exposition (ECCE), IEEE, Sept. 2012.

[11] Infineon Blade BSN012N03LS datasheet, www. infineon.com

[12] Infineon CanPAK S-size BSF134N10NJ3 G datasheet, www.infineon.com

[13] Infineon CanPAK M-size BSB012N03LX3 G datasheet, www.infineon.com

[14] Infineon S3O8 BSZ075N08NS5 datasheet, www.infineon.com

[15] Texas Instruments S308 Dual Cool SON 3.3x3.3mm CSD16323Q3C datasheet, www.Tl.com

[16] Super SO8 BSC010N04LS datasheet, www.infineon.com

[17] Texas Instruments Super SO8 Dual Cool SON 5x6mm CSD16321Q5C datasheet, www.Tl.com

[18] Efficient Power Conversion EPC2001 datasheet, http://epc-co.com/epc/Products/eGaNFETs/ EPC2001.aspx

[18] Efficient Power Conversion EPC2001 datasheet, http://epc-co.com/epc/Products/eGaNFETs/ EPC2001.aspx

[19] Efficient Power Conversion EPC2021 datasheet, http://epc-co.com/epc/Products/eGaNFETs/ EPC2021.aspx

[20] D. Reusch, "High Frequency, High Power Density Integrated Point of Load and Bus Converters," Ph.D. dissertation, Virginia Tech, http://scholar. lib.vt.edu/theses/available/etd-04162012-151740/ 2012.

[21] R. Beach, A.Babakhani, R. Strittmatter, "Circuit simulation using EPC device models," epc-co. com/epc/documents/product-training/Circuit\_Simulations\_Using\_Device\_Models. pdf

[22] A. Lidow, J. Strydom, M. de Rooij, D. Reusch "GaN Transistors for Efficient Power Conversion," Second Edition, Wiley, ISBN 978-1-118-84476-2.